PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-146103

(43) Date of publication of application: 07.06.1996

(51)Int.CI.

GO1R 31/3183 H03K 5/135

(21)Application number: 06-289416

(71)Applicant: YOKOGAWA ELECTRIC CORP

(22)Date of filing:

24.11.1994


(72)Inventor: TOYAMA AKIRA

AGATA TATSUYUKI

(54) TIMING SIGNAL GENERATING DEVICE

(57)Abstract:

PURPOSE: To make it possible to generate an edge signal with a high accuracy timing by inputting a standard clock to a timing generator, and using delay data and rate fraction data obtained in the timing generator. CONSTITUTION: A standard clock obtained from a clock signal generating means 11 is, as it is, supplied to a timing generating circuit 25 as a clock signal with continuous phase. A rate signal obtained from a rate signal generating means 14 is supplied to the timing generating circuit 25 as a system internal rate signal. The timing generating circuit 25 generates a pulse signal with no integer multiple cycle of the standard clock based on fraction information obtained in the timing generator TG using the standard clock with continuous phase and the rate signal.



LEGAL STATUS

[Date of request for examination]

19.08.1997

[Date of sending the examiner's decision of

rejection

[Kind of final disposal of application other than the examiner's decision of rejection or

application converted registration]

[Date of final disposal for application]

[Patent number]

2907033

[Date of registration]

02.04.1999

[Number of appeal against examiner's decision

of rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

(19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出屬公開番号

特開平8-146103

(43)公開日 平成8年(1996)6月7日

(51) Int.Cl.6

觀別記号

庁内整理番号

FΙ

技術表示箇所

G01R 31/3183 H 0 3 K 5/135

G01R 31/28

Q

審査請求 未請求 請求項の数5 OL (全 10 頁)

$\{21$)	丹您超出	

特颐平6-289416

(71) 出願人 000006507

横河電機株式会社

(22)出願日 平成6年(1994)11月24日 東京都武蔵野市中町2丁目9番32号

(72) 発明者 遠山 晃

東京都武蔵野市中町2丁目9番32号 横河

電機株式会社内

(72) 発明者 縣 立之

東京都武蔵野市中町2丁目9番32号 横河

電機株式会社内

(74)代理人 弁理士 渡辺 正康 (外1名)、


(54) 【発明の名称】 タイミング信号発生装置

(57)【要約】

(修正有)

【目的】レート端数データ等の情報を分配する必要がな い構成とすると共に、高い精度のタイミングでエッジ信 号を発生するととができるようにする。

【構成】クロック発生手段11と、周期データが格納さ れた第1のメモリ12と、周期データとレートタイミン グデータの端数データとを加算する第1の加算手段13 と、基準クロックを入力すると共に、第1の加算手段か らのレートタイミングデータが与えられるレート信号発 生手段14と、遅延量データが格納される第2のメモリ 21と、端数データが格納される第3のメモリ22と、 端数データと前回出力した端数データとを加算する第2 の加算手段23と、エッジタイミングデータを出力する 第3の加算手段24と、基準クロックとレート信号発生 手段からのレート信号とを入力し、遅延パルスを出力す るタイミングパルス発生回路25とで構成する。



【特許請求の範囲】

【請求項1】基準クロックとレート信号とを出力するレートジェネレータと、このレートジェネレータから分配される基準クロックとレート信号とを入力し、ユーザが定義する遅延量を持つエッジ信号を出力するタイミングジェネレータとを備えたタイミング信号発生装置であって、

前記レートジェネレータは、

固定周波数の基準クロック(CLK)を発生するクロック発生手段と、

周期データが格納された第1のメモリと、

この第1のメモリから読みだされた周期データと自身が 前回出力したレートタイミングデータの端数データとを 加算する第1の加算手段と、

クロック発生手段からの基準クロックを入力すると共 に、第1の加算手段からのレートタイミングデータが与 えられ、このデータに対応する所定の分解能のレート信 号(Rate)を出力するレート信号発生手段とで構成 され、

前記タイミングジェネレータは、

遅延量データが格納される第2のメモリと、

第1のメモリに格納した周期データと対応したデータで あって当該データの端数データが格納される第3のメモ リと、

第3のメモリから読みだされた端数データと自身が前回 出力した端数データとを加算する第2の加算手段と、

第2のメモリから読みだされた遅延量データと第2の加算手段からのデータとを加算しエッジタイミングデータを出力する第3の加算手段と、

クロック発生手段からの基準クロックとレート信号発生 30 手段からのレート信号とを入力し、レート信号により初 期化されエッジタイミングデータに対応する遅延量を持 つ遅延パルスを出力するタイミングパルス発生回路とで 構成されるタイミング信号発生装置。

【請求項2】レート信号発生手段は、クロック発生手段 からの基準クロックをカウントするカウンタと、このカウンタから出力される計数データと第1の加算手段から のレートタイミングデータとを比較するデジタル比較器とで構成される請求項1のタイミング信号発生装置。

【請求項3】タイミングパルス発生回路は、クロック発生手段からの基準クロックをカウントすると共にレート信号発生手段からのレート信号によりリセットされるカウンタと、このカウンタから出力される計数データと第3の加算手段からのエッジタイミングデータとを比較するデジタル比較器と、このデジタル比較器から出力されるパルスを前記エッジタイミングデータの中の下位側端数データに応じて遅延させる遅延回路とで構成される請求項1のタイミング信号発生装置。

【 請求項4 】レート信号発生手段は、第 1 の加算手段か 周クロックに遅延を与え、クロックToscの周期の整ちのレートタイミングデータがプリセット値としてロー 50 数倍と異なる周期のタイミング信号を発生するプログラ

ディングされ、クロック発生手段からの基準クロックを ダウンカウントするカウンタと、このカウンタの値がゼロ値に達したのを検出するゼロ検出手段とで構成される 請求項1のタイミング信号発生装置。

【請求項5】タイミングパルス発生回路は、第3の加算手段からのエッジタイミングデータがプリセット値としてローディングされると共に、レート信号発生手段からのレート信号によりリセットされ、クロック発生手段からの基準クロックをダウンカウントするカウンタと、このカウンタの値がゼロ値に達したのを検出するゼロ検出手段とで構成される請求項1のタイミング信号発生装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、クロックパルスの周期よりも高い分解能を持つタイミング信号を発生するためのタイミング信号発生装置に関し、更に詳しくは、例えば、LSI(大規模集積回路、IC,メモリ用IC)等の半導体回路をテストするためのLSIテスト装置に使用して有効であって、設定した周期と遅延量とを持つタイミング信号を発生するタイミング信号発生装置に関する。

[0002]

【従来の技術】LSI等の半導体ディバイスは、今日飛躍的な進歩をしており各種の機能や構成が複雑化している。この様な半導体ディバイスの試験(テスト)を行うにあたっては、LSIテスト装置が用いられる。LSIテスト装置は、被検査の対象となるLSI(以下DUTと言う)に、テスト信号発生手段より各種のバターンを持つテスト信号を印加し、DUTから出力されるデータと、印加したテスト信号に応じてあらかじめ用意した期待値パターンとを比較することで、DUTの良否を判定するように構成されている。

【0003】ととで、テスト信号発生手段においては、テスト信号を作るために、正確で高分解能、かつ繰り返し可能なタイミング信号が用いられる。図5は、従来のとの種のタイミング信号発生装置の一例を示す構成ブロック図で、例えば、特公昭62-23495号公報あるいは、US特許第4231104号公報等に開示されている。

【0004】との図では、基準クロックTsynとタイミング信号(レート信号)Toutとを発生するレートジェネレータを示している。この回路は、水晶発振器OSCからのクロックToscをカウントし、所定のカウント値に達したとき、クロックの整数倍の周期を持つ分周クロックTcを出力するプログラマブルカウンタ1と、このプログラマブルカウンタ1からのクロックTcを入力し、遅延時間が反復して変化させて、入力した分周クロックに遅延を与え、クロックToscの周期の整数倍と異なる周期のタイミング信号を発生するプログラ

2

3

マブル遅延装置(遅延線)2aと、水晶発振器OSCか らのクロックを分周クロックに与える遅延と同じ量だけ 遅延するプログラマブル遅延装置(遅延線)2bとを備 えて構成されている。

【0005】とこで、プログラマブル遅延装置2a.2 bの遅延時間は、レジスタ3に記憶されたデータによっ て制御される。レジスタ3 に記憶されるデータは、アダ ー4から与えられる。アダー4は、メモリ5に格納され ている遅延時間データとレジスタ3に記憶されているデ ータとを加算し、その和のデータをプログラマブル遅延 10 装置2からのタイミング信号Toutにより、レジスタ 3にロードする。従って、レジスタ3に記憶されるデー タは、タイミング信号Toutが出力される毎に更新さ れることとなる。

【0006】図6は、図5の回路を使用して50ナノ秒 (ns)の周期を有するタイミング信号(レート信号) Toutを発生する場合を示すタイムチャートである。 ここでは、はじめに、メモリ5には、遅延変化数として のデータ「2」が格納され、また、メモリ6には、カウ ンタ1のプリセット値としてのデータ「3」が格納され ているものとしている。また、レジスタ3には、最初は 「0」が格納されており、プログラマブル遅延装置2に よる遅延は零である。(a)はプログラマブルカウンタ 1に与えられる16mm周期のクロックToscを示し

【0007】プログラマブルカウンタ1は、メモリ6か ら読みだされたプリセット値「3」が与えられ、(a) に示すクロックToscにより1カウントずつプリセッ ト値「3」から下に計数し、(b)に示すように、3ク ロック目(16ns×3=48ns後)に分周クロック Tcを出力する。この分周クロックTcは、プログラマ ブル遅延装置2に直接印加される。

【0008】アダー4は、メモリ5に格納されている遅 延変化数としてのデータ「2」と、レジスタ3の遅延変 化数データ「0」とを加算し、その加算値「2」を最初 のタイミング信号Toutによりレジスタ3に格納す る。従って、次に、遅延装置2に印加されるクロックT cは、レジスタ3に格納された遅延時間数「2」に基づ いて、(c)に示すように2nsだけ遅延したものとな り、これがタイミング信号Tout1として出力され る。とのタイミング信号は、最初のタイミング信号が出 力されてから、50ns(16ns×3+2ns)後に 表れることとなる。

【0009】アダー4は、この間、メモリ5に格納され ている遅延変化数としてのデータ「2」とレジスタ3の 遅延変化数データ「2」とを加算し、その加算値「4」 をタイミング信号Toutlによりレジスタ3に格納す る。従って、次に、遅延装置2に印加されるクロックT cは、レジスタ3に格納された遅延時間数「4」に基づ り、これがタイミング信号Tout2として出力され る。このタイミング信号Tout2は、タイミング信号 Tout1が出力されてから、50ns後に表れること となる。

【0010】との様にして、メモリ6に格納するプリセ ット値とメモリ5に格納する遅延変化数データとの適当 な選択により、クロックToscの周期の整数倍とは異 なった周期のタイミング信号Toutをプログラマブル 遅延装置2から得ることができる。また、同じようにし て、このタイミング信号Toutと同期するような基準 クロックTsynを得ることができる。

[0011]

【発明が解決しようとする課題】ところで、この様に榊 成される従来のタイミング信号発生装置は、水晶発振器 からのクロックを遅延線2bで遅延させて基準クロック Tsynを得る構成であるために、プログラマブルカウ ンタからの信号が遅延される継ぎ目で、基準クロックT s y n に位相不連続が発生しタイミング精度が悪化する という問題点がある。また、プログラマブルカウンタ1 からの分周パルスを遅延線2aに供給して遅延させる構 成であるため、伝送線路間における分周パルスの立ち上 がりの減衰等が問題となる。また、従来装置において は、高価なプログラマブル遅延装置を数多く必要とす る。

【0012】プログラマブル遅延装置は、通常、プリン ト回路基板上に比較的長いトレースを必要とし、また、 タップを出すために、プリント回路基板上に相当大きな 面積を占めるという問題点がある。更にプログラマブル 遅延線を多く使用する従来装置によれば、正確な遅延時 間を維持するためには、遅延時間を補正するための回路 が必要であり、また、一度補正した後にもドリフトが生 ずるので誤差が生ずる恐れがある。

【0013】ととにおいて、本発明の目的は、従来技術 におけるこれらの問題点を解決し、高い分解能でクロッ ク周期の整数倍とは異なる周期のタイミング信号(エッ ジ信号)を発生できるタイミング信号発生装置を提供す ることにある。

[0014]

【課題を解決するための手段】この様な目的を達成する 40 本発明は、基準クロックとレート信号とを出力するレー トジェネレータと、このレートジェネレータから分配さ れる基準クロックとレート信号とを入力し、ユーザが定 義する遅延量を持つエッジ信号を出力するタイミングジ ェネレータとを備えたタイミング信号発生装置であっ て、前記レートジェネレータは、固定周波数の基準クロ ック(CLK)を発生するクロック発生手段と、周期デ ータが格納された第1のメモリと、この第1のメモリか ら読みだされた周期データと自身が前回出力したレート タイミングデータの端数データとを加算する第1の加算 いて、(c)に示すように4nsだけ遅延したものとな 50 手段と、クロック発生手段からの基準クロックを入力す ると共に、第1の加算手段からのレートタイミングデー タが与えられ、このデータに対応する所定の分解能のレ ート信号(Rate)を出力するレート信号発生手段と で構成され、前記タイミングジェネレータは、遅延量デ ータが格納される第2のメモリと、第1のメモリに格納 した周期データと対応したデータであって当該データの 端数データが格納される第3のメモリと、第3のメモリ から読みだされた端数データと自身が前回出力した端数 データとを加算する第2の加算手段と、第2のメモリか ら読みだされた遅延量データと第2の加算手段からのデ 10 ータとを加算しエッジタイミングデータを出力する第3 の加算手段と、クロック発生手段からの基準クロックと レート信号発生手段からのレート信号とを入力し、レー ト信号により初期化されエッジタイミングデータに対応 する遅延量を持つ遅延パルスを出力するタイミングパル ス発生回路とで構成されるタイミング信号発生装置であ る。

[0015]

【作用】クロック信号発生手段から得られる基準クロッ クは、そのまま位相が連続するクロック信号としてタイ 20 ミング発生回路に供給される。また、レート信号発生手 段から得られるレート信号は、システム内部レート信号 としてタイミングパルス発生回路に供給される。

【0016】タイミングパルス発生回路は、位相連続な 基準クロックとレート信号とを用いて、基準クロックの 周期の整数倍でない周期を持つようなパルス信号を、タ イミングジェネレータ内で得られる端数情報に基づいて 発生する。

[0017]

【実施例】以下、図面を用いて本発明の一実施例を詳細 に説明する。図1は、本発明に係わるタイミング信号発 生装置の基本的な構成を示す構成ブロック図である。な お、本発明において、タイミング信号とは、このタイミ ング信号を作るのに使用する基準クロックに対して、変 更あるいは調整可能の任意の位相(遅れ)を持つクロッ クやパルス信号、基準クロックの周期の整数倍でない周 期を持つようなパルス信号を総称して言うものとする。 【0018】図において、RGは一定周期の基準クロッ ク信号CLKと、レート信号(周期信号) Rateとを 出力するレートジェネレータ、TGはレートジェネレー タRGから出力される基準クロック信号CLKと、レー ト信号Rateとを入力し、ユーザが定義する位相(遅 延量)を持つエッジ信号Toを出力するタイミングジェ ネレータである。PGはCPUを含むアドレス信号発生 手段で、各メモリに出力するアドレス信号を出力する機 能を備え、タイミング信号を発生するに必要なデータ (周期や遅延量)を決定する。

【0019】タイミングジェネレータTGは、ここでは ひとつのブロックのみを示しているが、DUTのピン数 に応じて多数が設けられ、レートジェネレータRGから 50 トジェネレータRG内のクロック発生手段11から送ら

出力される基準クロックCLKと、レート信号Rate が各タイミングジェネレータTGに分配されている。レ ートジェネレータRGにおいて、11は固定周波数(例 えば250MHz)の基準クロックCLKを出力するク ロック発生手段で、例えば、水晶発振器が用いられる。 【0020】12は周期データが格納された第1のメモ リで、ことには、出力するエッジ信号(出力タイミング 信号) Toの周期を定義する周期データ (レートデー タ) D1(例えば40psの分解能を持つ25ビットの データ)が格納される。ここに格納される周期データ は、各種エッジの定義に対応できるように複数組のもの が用意してあり、アドレス信号発生手段3から与えられ るアドレスに基づいて読みだされる。

【0021】13は第1の加算手段で、第1のメモリ1 2から読みだされた周期データ D1と自身が前のサイク ルで出力したレート端数データD2とを加算する。14 はレート信号発生手段で、クロック発生手段11からの 基準クロック信号CLKを入力すると共に、第1の加算 手段13から出力されるレートタイミングデータDra teが与えられ、このレートタイミングデータに対応す る周期のレート信号(Rate)を出力するように構成 してある。

【0022】 ことで、レート信号発生手段 14 に与えら れるレートタイミングデータDrateは、例えば、4 nsの分解能を持つ18ビットのデータとなっていて、 第1の加算手段13から出力される25ビットの加算デ ータのうちの下位側の7ビットが端数データとして切り 捨てられている。この際切り捨てられた25ビットデー タのうちの下位側(LSB)7ビット端数データ(従っ て、このデータの分解能は、40ps, 4nsスパンと なっている)は、次のサイクルで、第1のメモリ手段1 2から出力される周期データD1に加算されて、新しい レートタイミングデータ(4ns分解能)を作ることと なる。

【0023】タイミングジェネレータTGにおいて、2 1は遅延量データが格納される第2のメモリである。ま た、22は第3のメモリで、第1のメモリ12に格納し た周期データと対応したデータDlの下位側端数データ (データの分解能は、40ps, 4nsスパン)が格納 されている。これら第2、第3の各メモリに格納される データも、各種エッジの定義に対応できるように複数組 のものが用意してある。

【0024】23は第2の加算手段で、第3のメモリ2 2から読みだされた端数データと自身が前回のサイクル に出力した端数データとを加算する。24は第3の加算 手段で、第2のメモリ21から読みだされた遅延量デー タと第2の加算手段23からの加算データとを加算し、 これをエッジタイミングデータとして出力する。

【0025】25はタイミングパルス発生回路で、レー

れた基準クロックCLKと、レート信号発生手段14か ら出力されたレート信号Rateとを入力し、レート信 号により初期化されエッジタイミングデータに対応する 遅延量を持つ遅延パルスを出力するように構成してあ

【0026】図2は、レートジェネレータRGの一例を 示す構成ブロック図である。レート発生手段14は、基 準クロックCLKを計数するカウンタ141と、このカ ウンタの計数値データDcoulと第1の加算手段13 が出力するレートタイミングデータとの一致を検出する 10 デジタル比較手段142とで構成されている。

【0027】第1の加算手段13は、内部にレジスタ1 31を含んで構成されていて、ととに、前回のサイクル で切り捨てた25ビットデータの下位側(LSB)7ビ ットの端数データが保存されるようにしてある。図3 は、タイミングジェネレータTGの一例を示す構成プロ ック図である。タイミング発生回路25は、基準クロッ クCLKを計数し、レート信号Rateによりリセット されるカウンタ251と、このカウンタの計数値データ Dcou2と第3の加算手段24が出力するエッジタイ ミングデータとの一致を検出するデジタル比較手段25 2と、デジタル比較手段252が出力するパルス信号を 入力し、これを第3の加算手段24が出力するエッジタ イミングデータの下位のデータに応じて遅延させる遅延 回路253とで構成してある。

【0028】第2の加算手段23は、内部にレジスタ2 31を含んで構成されていて、ことに、前回のサイクル で出力したレート端数データの下位のデータ (例えば2 5ビットデータの下位側7ビットデータ)が保存される ようにしてある。このように構成した装置の動作を次に 30 説明する。図4は、動作の一例を示すタイムチャート で、(A)~(R)は、図2、図3の各部分に示した符 号位置の波形と対応している。

【0029】ととで、(A)は、ユーザー定義のレート 信号を示しており、n-1サイクル目と、nサイクル目*

で表され、ここで割り切れなかった端数データ(4 n s 未満の端数)が、レジスタ131に累積され保存され る。そして、端数データの累積値が、4nsを越えたサ イクルにおいて、桁上がりが発生することとなる。 【0033】レート発生手段14内のデジタル比較手段 142は、カウンタ141からのデータDcoulが、 (1)式に一致するのを検出し、(C)に示すようなシ ステム内部レート信号Rateを出力する。従って、と のシステム内部レート信号Rateは、レジスタ131 に累積される端数データが、4 n s に達した時点のサイ クルで、1基準クロック分遅延したものとなる。

【0034】タイミングジェネレータTGにおいて、第 2のメモリ21からは、(M) に示すように遅延量デー *付近を例に各点の波形を示している。(B)は、クロッ ク発生手段11が出力する基準クロック(250MH z)を示しており、ユーザー定義のレート信号の周期 は、基準クロック周期の整数倍の関係にはなっていな

【0030】レート発生手段14は、ことに示す基準ク ロックを入力し、(C)に示すように基準クロックの整 数倍の周期のシステム内部レート信号Rateを作る。 アドレス信号発生手段3は、システム内部レート信号R ateの周期で、アドレス信号を(D)に示すように各 メモリに与える。ここで、各メモリに与えられるアドレ スは、ユーザ定義によりあらかじめ各サイクルごとに決 められる。各メモリからは、与えられたアドレスに格納 されているデータがシステム内部レート信号Rateの 周期でそれぞれ読みだされる。

【0031】第1のメモリ12から、(E) に示すよう に読みだされた周期データ(Tall, Tam)は、第1の 加算手段13に与えられ、ここで(F)に示すように出 力された前回のサイクルでの端数データと加算される。 20 ここで端数データは、前回サイクルにおける4ns未満 の端数データであって、mod (ΣTd_{n-1}, 4n s), $mod(\Sigma Td_{n-1}, 4ns)$ …で表される。 【0032】第1の加算手段13は、周期データと前回 サイクルでの端数データとを加算し、(G)に示すよう \mathcal{K} , $\{T_{n-1} + m \circ d \ (\Sigma T d_{n-2}, 4 n s), T_n + m$ od(ΣTd_{n-1}, 4ns)…}で表されるレートタイ ミングデータを、システム内部レート信号Rateの周 期で出力する。ととで、第1の加算手段13から出力さ れるレートタイミングデータのうち、4ns分解能のレ ートタイミングデータ(25ビットの内の上位18ビッ トデータ)が、(H)に示すようにレート発生手段14 (デジタル比較手段142)に与えられる。従って、レ ート発生手段14に与えられレートタイミングデータ は、

$\{T_{n-1} + m \circ d (\Sigma T d_{n-2}, 4 n s)\} / 4 n s \cdots (1)$

teの周期で読みだされる。また、同様に、第3のメモ リ22から、(J) に示すように、レート端数データ (Td_{n-1}, Td_n…) が読みだされる。 ここで、第3の 40 メモリ22に格納されているレート端数データは、第1 のメモリ12に格納されている周期データ(T_{s-1}, T_s …) の端数に対応しており、40ps分解能で4nsス パンとなっている。

【0035】本発明においては、タイミングジェネレー タTG側に、周期データ (T.-., T.···) の端数に対応 するレート端数データが格納された第3のメモリ22を 持ち、レートジェネレータRG側から周期データ(T 。-、、T。···)の端数に関連するデータの供給を得ていな い点に構成上の一つの特徴がある。第2の加算手段23 タ (Tsn, Tsn, …) が、システム内部レート信号Ra 50 は、第3のメモリ22からのレート端数データ (Td

"-1、Td"…)と、レジスタ231に累積されて保存さ れている前回のサイクルで出力したレート端数データの 下位のデータ(例えば25ピットデータの下位側7ピッ トデータ)とを加算し、その加算値mod (ΣT d_{n-1}, 4ns), mod (ΣTd_n, 4ns)…を、 (し)に示すように出力する。なお、レジスタ231か ら出力されるレート端数データの累積値は、(K) に示 すように、mod (ΣΤd_{n-2}, 4ns), mod (Σ Td゚゚-1, 4 n s) …で表され、一つ前のサイクルでの レート端数データである。

【0036】第3の加算手段24は、第2のメモリ21 から読みだされた遅延量データと第2の加算手段23か らの出力とを加算し、その加算値Tsn+mod (ΣT d_{n-1} , 4 n s), $T s_{n+1} + m \circ d (\Sigma T d_n, 4 n)$ s)…を、(N)に示すように、エッジタイミングデー タとしてタイミング発生回路25に出力する。タイミン グ発生回路25において、カウンタ251は、レートジ ェネレータRGから出力される基準クロックを、システ ム内部レート信号Rateの周期で計数している。ま た、デジタル比較器252は、第3の加算手段24から 20 出力されるエッジタイミングデータの上位側(MSB) 18ビットを受け取り、カウンタ251の計数値Dco u2がエッジタイミングデータに等しくなるのを検出す る。そして、カウンタ251の計数値Dcou2がエッ ジタイミングデータに等しくなると、そのタイミングで (P) に示すように、まず、4 n s 分解能で遅延するパ ルス信号を出力する。

【0037】デジタル比較器252からのパルス信号 は、遅延回路253に印加され、ここでエッジタイミン グデータの下位側(LSB)7ビットデータに対応する 分、遅延され、これが(R)に示すようにエッジ信号 (タイミング信号) として出力される。 このエッジ信号 は、図示するように、基準クロックの周期の整数倍とは 異なった周期で、しかも、この基準クロックの分解能 (4 n s) よりも高い分解能を有するものとなってい る。

【0038】なお、上記の説明では、水晶発振器からの クロックとして250MHzのものを想定したが、他の 周波数のものを用いてもよい。また、上記の各実施例で は、レート信号発生手段14や、タイミングパルス発生 40 回路は、カウンタとデジタル比較器とを含んで構成した ものであるが、これらの構成に代えて、以下の様な構成 としてもよい。

【0039】即ち、レート信号発生手段は、第1の加算 手段からのレートタイミングデータがプリセット値とし てローディングされ、クロック発生手段からの基準クロ ックをダウンカウントするカウンタと、このカウンタの 値がゼロ値 (データがローデングされる前の値) に達し たのを検出するゼロ検出手段とで構成してもよい。ま た、タイミングパルス発生回路は、第3の加算手段から 50 22 第3のメモリ

のエッジタイミングデータがプリセット値としてローデ ィングされると共に、レート信号発生手段からのレート 信号によりリセットされ、クロック発生手段からの基準 クロックをダウンカウントするカウンタと、とのカウン タの値がゼロ値 (データがローデングされる前の値) に 違したのを検出するゼロ検出手段とで構成してもよい。 [0040]

10

【発明の効果】以上詳細に説明したように、本発明によ れば、レートジェネレータ側で作られたレート信号は、 10 システム内部レート信号として用いるだけであり、各タ イミングジェネレータ側においては、位相が連続する基 準クロックを入力し、タイミングジェネレータ内におい て得られる遅延量データとレート端数データとを用いて エッジ信号を発生させるもので、以下のような効果を有 するタイミング信号発生装置が実現できる。

(a) 従来技術にあるように、位相が不連続な基準クロ ックを各タイミングジェネレータに分配する必要がなく なり、高い精度のタイミングでエッジ信号を発生すると とができる。

(b)レートジェネレータ側から各タイミングジェネレ ータ側に分配する信号は、位相連続な基準クロックとシ ステム内部レートとして用いられるレート信号であり、 レート端数データ等の情報を分配する必要がないので全 体システムを簡単にすることができる。

(c)システム全体として、使用する遅延回路の数を少 なくすることができ、遅延線を使用することに起因する 問題を解決することができる。

【図面の簡単な説明】

【図1】本発明に係わるタイミング信号発生装置の基本 的な構成を示す構成ブロック図である。

【図2】図1におけるレートジェネレータRGの一例を 示す構成ブロック図である。

【図3】図1におけるタイミングジェネレータTGの一 例を示す構成ブロック図である。

【図4】動作の一例を示すタイムチャートである。

【図5】従来のタイミング信号発生装置の一例を示す構 成プロック図である。

【図6】図5の回路を使用して50ナノ秒(ns)の周 期を有するタイミング信号Toutを発生する場合を示 すタイムチャートである。

【符号の説明】

RG レートジェネレータ

TG タイミングジェネレータ

PG アドレス信号発生手段

11 クロック発生手段

12 第1のメモリ

13 第1の加算手段

14 レート信号発生手段

21 第2のメモリ

11

23 第2の加算手段

24 第3の加算手段


25 タイミングパルス発生回路

*141,251 カウンタ


142, 252 デジタル比較器

*


【図1】




[図2]




【図3】





[図5]



€) -